

Curso de Aplicaciones con Microcontroladores PIC (VIII).

Dr. Eugenio Martín Cuenca

Dpto. de Biología Animal

Facultad de Ciencias. Universidad de Granada.

E-mail: emartin@goliat.ugr.es

Web: <http://www.ugr.es/~croneco/>

Teoría (VIII)

ACTER

Perro Guardián WDT : Es un temporizador RC integrado que se encarga de generar un reset cada vez que se desborda. Con esto se evita que el sistema se quede "colgado"




Figura 1.- Perro Guardián

Este temporizador *Perro Guardián* posee su propio oscilador autónomo tipo RC funcionando libremente, no necesita ningún componente externo y continua

funcionando incluso cuando el reloj del microcontrolador se para, por ejemplo durante modo **SLEEP**. Este oscilador es completamente independiente del oscilador del PIC.

FUNCIONAMIENTO

El temporizador **WDT** cuenta de forma permanente y cuando llega a FFh se desborda y genera el **reset** del microcontrolador. Si el microcontrolador se encuentra en modo **SLEEP**, el desbordamiento hace que salga de este modo de bajo consumo y “despierte”, y que continúe en funcionamiento normal. A lo anterior se le conoce como despertar por **WDT**.

Si el usuario no desea hacer uso del **WDT**, debe indicarlo en el momento de la programación; en este caso el programa **PIC84.EXE** pone a cero el bit **WDTE** de la palabra de configuración (Ver Palabra de Configuración).




Figura 2.- Relaciones entre el WDT, el TMR0 y el divisor de frecuencias.

El tiempo típico de desbordamiento sin postdivisor es de unos 18 ms, aunque este depende algo de la tensión de alimentación y la temperatura. Si se necesita un tiempo mayor, puede asignarse al **WDT** el **divisor de frecuencias** mencionado cuando se explicó **TMR0** (Capítulo VI), mediante el bit del registro **[OPTION] PSA**.

La tasa de predivisión varía como se muestra en la Tabla 1(ver Capítulo V), hasta un máximo de 128, con lo que puede obtenerse un tiempo de desbordamiento de 2,5 segundos.

Los siguientes bits pertenecen al registro **OPTION** que se explicó en el Capítulo V.

Bit 3 PSA (PreScaler Assignment). Como su nombre indica, se usa para la Asignación del divisor de Frecuencias, si se coloca PSA = 1, el divisor de frecuencias se le asigna al WDT, si PSA= 0 el divisor se le asigna al TMR0.

Bits 0, 1 y 2 - PS0, PS1 y PS2. (Prescaler Rate Select Bits). Asigna la tasa del valor del divisor de frecuencias, y difiere dependiendo del predivisor que se haya asignado al **TMR0** o al **WDT**.

	PS1	PS0	TMR0	WDT
	0	0	1:2	1:1
0		1	1:4	1:2
0		0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128

Tabla 1

La asignación del divisor de frecuencias al WDT (postdivisor) se encuentra bajo control del programa, por lo tanto puede cambiarse *“al vuelo”* durante la ejecución del mismo. Si embargo para evitar un reset no deseado durante la ejecución del programa, este cambio debe seguir la siguiente secuencia:

Cambio de Asignación del TMR0 al WDT

Las líneas 2 y 3 no tienen que ser incluidas si el valor final de predivisión deseado es distinto de 1:1. Si el valor final deseado es 1:1, entonces se coloca temporalmente un valor de predivisión en las líneas 2 y 3; el valor final se colocará en líneas 10 y 11.

```
BSF      STATUS,RP0      ; Banco 1
MOVLW   XX0X0XXXb      ; Selecciona la fuente de reloj y valor de
MOVWF   OPTION          ; predivisión distinto de 1:1
BCF     STATUS,RP0      ; Banco 0
CLRF    TMR0           ; Borra TMR0 y el predivisor
BSF     STATUS,RP0      ; Banco 1
MOVLW   XXXX1XXXb      ; Selección WDT no cambia valor
MOVWF   OPTION          ; del predivisor
CLRWDT  ; Borra WDT y predivisor
MOVLW   XXXX1XXXb      ; Selección WDT y nuevo valor
MOVWF   OPTION          ; del predivisor
BCF     STATUS,RP0      ; Banco 0
```

Cambio de Asignación del WDT al TMR0

```
CLRWDT  ; Borra WDT y el predivisor
```

Bit 3 PSA (PreScaler Assignment). Como su nombre indica, se usa para la Asignación del divisor de Frecuencias, si se coloca PSA = 1, el divisor de frecuencias se le asigna al WDT, si PSA= 0 el divisor se le asigna al TMR0.

Bits 0, 1 y 2 - PS0, PS1 y PS2. (Prescaler Rate Select Bits). Asigna la tasa del valor del divisor de frecuencias, y difiere dependiendo del predivisor que se haya asignado al **TMR0** o al **WDT**.

PS2	PS1	PS0	TMR0	WDT
0	0	0	1:2	1:1
0	0	1	1:4	1:2
0	1	0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128

Tabla 1

La asignación del divisor de frecuencias al WDT (postdivisor) se encuentra bajo control del programa, por lo tanto puede cambiarse **“al vuelo”** durante la ejecución del mismo. Si embargo para evitar un reset no deseado durante la ejecución del programa, este cambio debe seguir la siguiente secuencia:

Cambio de Asignación del TMR0 al WDT

Las líneas 2 y 3 no tienen que ser incluidas si el valor final de predivisión deseado es distinto de 1:1. Si el valor final deseado es 1:1, entonces se coloca temporalmente un valor de predivisión en las líneas 2 y 3; el valor el final se colocará en líneas 10 y 11.

```
BSF      STATUS,RP0      ; Banco 1
MOVLW   XX0X0XXb       ; Selecciona la fuente de reloj y valor de
MOVWF   OPTION          ; predivisión distinto de 1:1
BCF      STATUS,RP0     ; Banco 0
CLRF    TMR0           ; Borra TMR0 y el predivisor
BSF     STATUS,RP0     ; Banco 1
MOVLW   XXXX1XXXb      ; Selección WDT no cambia valor
MOVWF   OPTION         ; del predivisor
CLRWDT  ; Borra WDT y predivisor
MOVLW   XXXX1XXXb      ; Selección WDT y nuevo valor
MOVWF   OPTION         ; del predivisor
BCF     STATUS,RP0     ; Banco 0
```

Cambio de Asignación del WDT al TMR0

```
CLRWDT ; Borra WDT y el predivisor
```

R. [signature]

BSF	STATUS,RP0	; Banco 1
MOVLW	XXXX0XXXb	; Selección de TMR0 y nuevo valor
MOVWF	OPTION	; para el predivisor y fuente de reloj
BCF	STATUS,RP0	; Banco 0

Las instrucciones **SLEEP** y **CLRWDT** ponen a 0 el temporizador WDT y a 1 el bit [STATUS] TO. Esto evita que se produzca un reset no deseado, por ejemplo cuando el circuito se encuentra en modo SLEEP. También ponen a 0 el divisor programable, si se encuentra asignado al WDT.

Modo de Reposo SLEEP : Al ejecutarse durante el programa la instrucción SLEEP, el microcontrolador pasa a modo bajo consumo. En este estado el reloj de instrucciones del microcontrolador se detiene totalmente.

Para “*despertar del sueño*” salir del modo de reposo existen tres posibilidades:

- ◆ Reset externo a través de la patita MCLR.
- ◆ Desbordamiento del perro guardián WDT Wake-up (si el WDT estaba activado)
- ◆ Producción de una interrupción
 - Externa por el pin INT
 - Por cambio de estado en un pin I/O
 - Del conversor A/D (16C71)

En el primer caso se produce el reset del microcontrolador antes del “despertar”. Sin embargo los otros dos eventos pueden “despertar” al microcontrolador y continuar la ejecución del programa.

Para determinar la causa que ha producido la interrupción debe hacerse uso de los bits TO y PD del registro STATUS. El bit PD que es puesto a 1 cuando se conecta la alimentación, se pone a 0 cuando se ejecuta una instrucción SLEEP. El bit TO es puesto a cero cuando el WDT produce el “despertar”. (ver Capítulo V).

Cuando se está ejecutando la instrucción SLEEP, se apunta a la siguiente instrucción (PC + 1). Si se ha habilitado el correspondiente bit de interrupción, cuando se produce una que provoca el despertar, se comprueba el estado del bit GIE. Si el bit GIE esta a cero (deshabilitado) el microcontrolador continua la ejecución del programa por la siguiente instrucción a SLEEP. Si GIE esta a 1 (habilitada), el microcontrolador ejecuta la instrucción que sigue a SLEEP y luego salta a la dirección 04h. En los casos en que no se desee la ejecución que sigue a SLEEP, el programador debe colocar una instrucción NOP.

PRACTICAS (VIII)

CONVERSIÓN DIGITAL - ANALÓGICA

Es la conversión de un dato binario en una señal analógica como puede ser un voltaje. Un conversor digital - analógico DAC, es un circuito que debe entregar una señal analógica proporcional a valor digital aplicado a su entrada. Esta señal digital no evoluciona de forma continua sino que esta formada por pequeños escalones de tensión tanto más pequeños cuanto mayor sea el número de bits.

CONVERSOR DE TENSIONES EN ESCALERA

Se estudia en primer lugar el conversor tipo **R-2R**. Se basa en la introducción de unas determinadas tensiones en ciertos puntos de la red de resistencias, creando así a la salida de la red resistiva una tensión que depende del valor binario representado en los nudos de la misma. Permite obtener a la salida en función de los bits puestos a 1, una tensión proporcional al número de bits positivos.

El funcionamiento consiste en dividir por dos la corriente que llega a cada nudo de la red. La corriente generada por el bit LSB contribuirá con un valor menor que el MSB.

En el ejemplo (Figura 3), existen 8 de estos nudos a los que se aplica una tensión que en nuestro caso es de 5 voltios, la tensión de alimentación del microcontrolador. Para que la tensión aplicada a los nudos de la red no varíe con la carga, se ha elegido un amplificador operacional del tipo LM358 que puede ser alimentado con tensión única respecto a masa. Se ha empleado tensión de + 9 voltios obtenida colocando un regulador 7809 en la línea PWR del *Módulo-01*.




Figura 3.- Esquema eléctrico del convertor R-2R, realizado mediante componentes discretos.

Uno de los dos amplificadores operacionales de los que contiene el LM358 se conecta a la red R-2R funcionando como seguidor de tensión. Para que la tensión aplicada sea lo más próxima posible al 5V para el "1" lógico y GND para el "0" lógico, debe existir un bajo nivel de corriente. Esto se consigue eligiendo las resistencias de la red convertora de un valor bastante elevado, pero lleva aparejado una disminución de la velocidad de conversión.

El circuito eléctrico del convertor se muestra en la figura 3, formado por una serie de resistencias de 74K 1% y 150 K 1%. El LM358 se encarga de proporcionar una separación adecuada entre el convertor y la carga. Presenta una muy alta impedancia de entrada que reduce la carga sobre la red resistiva, a la vez que mantiene baja la impedancia de salida a la carga externa de utilización.

En el caso de desear generar una secuencia envolvente o forma de onda, bastará con almacenar en la memoria los puntos del muestreo correspondiente y sacarlos de forma secuencial al convertor mediante un sencillo bucle.

La ecuación a la que responde la salida de tensión de la red resistiva es la siguiente :

$$V_s = V_7/2 + V_6/4 + V_5/8 + V_4/16 + V_3/32 + V_2/64 + V_1/128 + V_0/256$$

V_s podrá variar de 0 a 5 voltios.

V_7 corresponde al bit de mayor peso (más significativo - MSB) del byte binario a convertir y V_0 al bit menos significativo (LSB).

Si se desea que la tensión de salida varíe entre otros límites, se puede variar la ganancia del operacional, e incluso hacer uso del segundo operacional que incluye el LM358. Si se necesitan más de 9 voltios a la salida del DAC, habría que alimentar el operacional con la tensión adecuada.

Manteniendo la ganancia unidad propuesta, los pasos de incremento de la salida valen $5/256 = 19,5 \text{ mV}$.

CONVERTOR DE MEDIANAS RESISTENCIAS PONDERADAS

Este tipo de convertor esta formado por una red de resistencias tal que partiendo de una resistencia R se obtienen las demás multiplicándola por potencias sucesivas. Todas se unen a un amplificador operacional en configuración de sumador (Figura 4). Cada resistencia tiene un valor de $2^n \cdot R$ y están conectadas a una fuente de tensión de referencia.

El valor de la tensión de salida del sumador será :

$$V_s = -A \frac{R}{R} - B \frac{R}{2R} - C \frac{R}{4R} - D \frac{R}{8R} - E \frac{R}{16R} - F \frac{R}{32R} - G \frac{R}{64R} - H \frac{R}{128}$$

tomando A, B, C, ...H los valores "0" o "1", según esté el conmutador conectado al borne de masa o a la fuente de tensión.

La ventaja de este circuito es su simplicidad, y su inconveniente el de necesitar una gran precisión en los valores de las resistencias. Para construir con componentes discretos da mejores resultados el convertor tipo R-2R, además es mas fácil conseguir solo dos valores de mucha precisión.




Figura 4.- Esquema eléctrico del convertor de resistencias ponderadas, realizado mediante componentes discretos.

CONVERTOR DE MEDIANAS RESISTENCIAS PONDERADAS - MODULACIÓN POR ANCHURA DE PULSO (Pulse Width Modulation)

La técnica de *Modulación por Anchura de Pulso (Pulse-Width-Modulation)* se basa en la emisión de un tren de unos y ceros de una frecuencia fija, pero con un ratio entre el tiempo que permanece al nivel alto (anchura) y a nivel bajo variable y con ello varia el voltaje de salida.




Figura 6.- Evolución que sigue el voltaje de carga y descarga de un condensador en un circuito R/C.

Las ondas PWM poseen la frecuencia base fija con un ciclo libre, pero la anchura de los pulsos es variable, proporcional al valor duty (tiempo que la señal se mantiene a nivel alto ON expresado como porcentaje del periodo PWM que puede variar de cero a 100 % y es la proporción entre el tiempo en ON y el tiempo OFF).

La proporción de anchura de los pulsos puede llegar desde 0 % a 100 % de duty. La salida comienza a nivel bajo y al final del periodo pasa a nivel alto (excepto por casos especiales donde duty es 100% o 0%).

Para convertir una onda PWM en una señal analógica, es necesario emplear un filtro pasa bajo R/C (o un integrador) que produce el efecto que se presenta en la figura 6. La duración de las serie de impulsos rectangulares determina el nivel de carga del condensador.

Para convertir la onda PWM en una tensión integrándola, solo es necesario una resistencia y un condensador (integrador R/C) y un OP-AMP conectado como seguidor de tensión o buffer (Figura 6 y 5).

Por ejemplo, si se desea generar una señal analógica de 0 a 5 voltios, empleando el pin B0 puede emplearse un tren de pulsos de periodo 256 es decir una

frecuencia de unos 300 Hz. El retardo necesita 3 ciclos de instrucción para un periodo total del PWM de 768 μ s.




Figura 5.- Esquema eléctrico del DAC realizado mediante la técnica PWM.

CONVERSOR

El convertor DAC (Digital to Analog Converter) **ZN426**, es un convertor de 8 bits tipo **R-2R** (Figura 7) con alimentación de +5. Proporciona 256 niveles de voltaje diferentes a la salida (0 a 255); incluye salida de voltaje de referencia de alta calidad de 2,55 voltios compensada en temperatura con un coeficiente típico de 40 partes por millón por grado centígrado.




Figura 7.- Disposición de pines de los diferentes circuitos empleados en los ejemplos.

La tolerancia del voltaje es ± 0.075 voltios. Dispone además de una entrada de tensión de referencia separada, por si fuese necesaria su utilización.

Si se utiliza su fuente interna de tensión de referencia, debe conectarse una resistencia de carga de 390 ohmios y un condensador de desacoplo a masa de $1\mu\text{F}$. En este caso, el máximo voltaje a la salida es 2.55. Colocando un amplificador a la salida con ganancia 10, se puede obtener un voltaje de 0 a 25.5 voltios en incrementos de 100 milivoltios. La impedancia de salida es de alrededor de unos 10K.

El convertor D/A ZN428E es muy similar al ZN426E, pero además posee un grupo de 8 registros (latch del que carece el ZN426E) que carga el byte a convertir en la bajada del pulso de memorización aplicado a la entrada enable (pin 4). Este dato se mantiene almacenado hasta que se envíe un nuevo dato al registro.

Si se emplea el ZN426, en lugar del ZN428, la desventaja de no disponer de los registros lacheados, puede obviarse intercalando entre el byte de entrada a convertir y el DAC un registro óctuple 74LS373 (Figura 7).

El registro óctuple 74LS373 permite memorizar un octeto mediante una línea de comando. Se trata de un circuito triestado, con 8 "latches" transparentes de tipo D. Dispone además de un pin para el control de las salidas.

Los pines de control son el Pin-1, *Output Enable* (Habilitación de Salida). Cuando es puesto a 1 coloca las salidas en estado de alta impedancia y a 0 las salidas presentan el valor del octeto memorizado. Lo usaremos normalmente con esta patita a 0.

El Pin-11 *Enable* (Habilitación). Controla la memorización de las entradas. Puesto a nivel 1, el octeto colocado en las entradas es memorizado.